收藏本站
《清华大学》 2002年
收藏 | 手机打开
二维码
手机客户端打开本文

基于SOC架构的可测性设计方法学研究

徐磊  
【摘要】: 本论文的研究课题为片上系统(System on a Chip,简称SOC)环境下的可测性设计方法学研究。早期的集成电路测试主要通过功能测试向量来完成,但随着系统复杂度的不断提高和工艺技术的日益发展,可测性设计已经成为了集成电路设计所必不可少的辅助设计手段。本论文的工作目标是针对集成电路设计和制造技术的发展新趋势,构建适应SOC设计的可测性设计解决方案。 扫描类可测性设计方法是目前应用最为广泛,同时也是最具技术优势的可测性设计技术。因此本论文选择了基于扫描的可测性设计方法作为研究的出发点。但随着设计和工艺技术的发展,扫描设计方法需要进一步的优化完善才能适应集成电路技术整体的发展趋势。本论文的工作主要针对SOC设计环境对扫描设计方法在测试功耗以及测试时间方面提出的新要求,提出了一套包括从内部结构设计到外部数据处理的可测性设计解决方案。 首先,从优化测试功耗的角度出发提出了扫描阵列结构,通过加入Wrapper测试控制结构以及构建并行化的分支扫描链,有效地将测试功耗降低到与正常工作功耗相当的量级。同时扫描阵列结构也为多时钟域设计以及互连优化提供了方便。 伪内建自测试方法(PBIST)是在扫描阵列的基础上提出来的对测试时间和测试数据量进行优化的辅助方法。它充分利用了扫描阵列的现有结构,通过在内部产生伪随机序列,完成部分易测故障的检测。从而减少了对外部测试数据的依赖性,同时也缩短了测试时间。 本论文最后还提出了SAC测试数据压缩算法,该算法可以以稳定高效的压缩率对测试数据的进行压缩,从而实现了对测试数据量和测试时间的进一步优化。SAC算法与扫描阵列以及PBIST的相互结合、补充,形成了一个完整的、可以满足SOC等复杂系统设计需求的可测性设计解决方案。大量的理论分析和实验数据都证明了这种解决方案的有效性。
【学位授予单位】:

知网文化
【相似文献】
中国期刊全文数据库 前20条
1 邢万;俞珍传;贺磊;陆锋;;8位RISC_CPU可测性设计[J];微计算机信息;2009年05期
2 王宗青,徐拾义;基于软件内建自测试模板内容的研究[J];计算机应用研究;2004年09期
3 江海航;;FPGA可测性设计研究[J];舰船电子工程;2009年01期
4 朱恒静,张卓;用可测性设计的方法设计PLA[J];电子产品可靠性与环境试验;2001年01期
5 张哲,胡晨,王学香,时龙兴;基于双模式LFSR的低功耗BIST结构(英文)[J];电子器件;2004年04期
6 金志刚;罗岚;胡晨;;SoC可测性设计中的几个问题[J];现代电子技术;2006年05期
7 邱航;王成华;;基于内建自测试的伪随机测试向量生成方法[J];淮阴师范学院学报(自然科学版);2006年03期
8 谢志远;杨兴;胡正伟;;基于BIST的编译码器IP核测试[J];国外电子元器件;2008年01期
9 徐国强,王玉艳,马鹏,章建雄;基于微处理器的可测性设计[J];计算机工程;2002年09期
10 刘峰;大规模集成电路可测性设计及其应用策略[J];电子工艺技术;2005年05期
11 刘峰;梁勇强;;大规模集成电路可测性设计及其应用策略[J];玉林师范学院学报;2005年05期
12 朱华贵;;高速离散余弦变换VLSI实现的可测性设计[J];科技广场;2006年08期
13 马少霞;孟晓风;钟波;;基于边界扫描技术的测试系统设计[J];电子技术应用;2006年01期
14 张松;魏敬和;董玲;于宗光;须文波;薛忠杰;;定点DSP芯片的一种BIST结构设计与实现[J];江南大学学报(自然科学版);2006年05期
15 杨德才;陈光(礻禹);谢永乐;;进位保留阵列乘法器的一种内建自测试[J];电子科技大学学报;2007年04期
16 杨德才;谢永乐;陈光;;VLSI流水化格型数字滤波器的内建自测试[J];电子学报;2007年11期
17 杨德才;谢永乐;陈光;;FFT处理器的一种扫描内建自测试方案[J];仪器仪表学报;2008年02期
18 李文,徐拾义,毕洪山;软件内建自测试中测试点的设置及个数的研究[J];计算机工程;2005年13期
19 居水荣,滕青;数字调谐系统芯片DTS0614的可测性设计[J];半导体技术;2002年09期
20 刘建军;刘伟;康跃明;;一种新型低峰值功耗的BIST设计研究[J];电子与封装;2007年09期
中国重要会议论文全文数据库 前10条
1 雷加;刘伟;;模数混合信号的可测性设计方法研究[A];中国仪器仪表学会第九届青年学术会议论文集[C];2007年
2 刘建军;刘伟;康跃明;;一种新型低峰值功耗的BIST设计研究[A];2007'中国仪器仪表与测控技术交流大会论文集(二)[C];2007年
3 钟治平;徐拾义;;程序插装技术在软件内建自测试中的应用[A];第十届全国容错计算学术会议论文集[C];2003年
4 周敏;李少青;;CPU测试结构的设计和实现[A];第三届中国测试学术会议论文集[C];2004年
5 魏淑华;侯明金;;SoC中混合信号测试与可测性设计研究[A];第六届中国测试学术会议论文集[C];2010年
6 董婕;李吉;檀彦卓;徐勇军;李晓维;;通用CPU的可测试性技术综述[A];第三届中国测试学术会议论文集[C];2004年
7 朱彦卿;何怡刚;阳辉;刘美容;王玺;;一种高速ADC静态参数的内建自测试结构[A];第四届中国测试学术会议论文集[C];2006年
8 崔伟;冯建华;;一种基于Loopback结构的RFIC内建自测试方法[A];第十四届全国容错计算学术会议(CFTC'2011)论文集[C];2011年
9 杨虹;吕坤颐;陈柘宇;侯华敏;;集成电路可测性设计[A];2010通信理论与技术新发展——第十五届全国青年通信学术会议论文集(上册)[C];2010年
10 刘杰;梁华国;;基于末端倒置的PLA可测性设计[A];全国第13届计算机辅助设计与图形学(CAD/CG)学术会议论文集[C];2004年
中国重要报纸全文数据库 前10条
1 本版编辑 北京自动测试技术研究所所长 张东 肖钢;测试业:主体已形成 品种待丰富[N];中国电子报;2006年
2 诸玲珍;安捷伦测试:与SOC同行[N];中国电子报;2003年
3 北京自动测试技术研究所 张东 张生文;IC测试业:向产业化迈进[N];中国电子报;2003年
4 记者 金振蓉;自主知识产权CPU测试系统芯片问世[N];光明日报;2003年
5 中科院计算技术研究所 张志敏;SoC引领嵌入式系统发展[N];计算机世界;2004年
6 魏少军;系统集成芯片设计方法学发展方向[N];中国电子报;2002年
7 王立红;由里及外保安全[N];中国计算机报;2002年
8 魏少军;IP核的生成及复用[N];中国电子报;2002年
9 本报记者 宋明霞;龙芯、龙腾合奏中国IT业新乐章[N];市场报;2002年
10 梁红兵;新服务模式降低SoC设计门槛[N];中国电子报;2004年
中国博士学位论文全文数据库 前10条
1 徐磊;基于SOC架构的可测性设计方法学研究[D];清华大学;2002年
2 杨德才;算术运算电路的通路时延故障测试[D];电子科技大学;2008年
3 李杰;低功耗内建自测试(BIST)设计技术的研究[D];东南大学;2004年
4 肖继学;基于累加器的DSP数据通路的内建自测试技术的研究[D];电子科技大学;2007年
5 朱敏;电子系统内建自测试技术研究[D];哈尔滨工业大学;2010年
6 孙秀斌;混合信号电路故障诊断的内建自测试(BIST)方法研究[D];电子科技大学;2004年
7 李锐;低功耗内建自测试设计方法研究[D];东南大学;2005年
8 潘张鑫;或—符合逻辑系统的可测性设计与测试[D];浙江大学;2007年
9 蒋荣华;基于粒子群算法的电子系统可测性研究[D];电子科技大学;2009年
10 郑德春;DSP可测性、测试方法和平台的研究[D];浙江大学;2005年
中国硕士学位论文全文数据库 前10条
1 陈业荣;系统级芯片的可测性设计研究[D];吉林大学;2007年
2 胡湘娟;数模混合信号芯片的测试与可测性设计研究[D];湖南大学;2008年
3 赵龙;系统级芯片的可测性研究与实践[D];复旦大学;2008年
4 程沁;嵌入式SRAM内建自测试设计[D];西安电子科技大学;2008年
5 胡晓宇;液晶驱动控制芯片可测性设计方法学研究[D];华中科技大学;2005年
6 高树静;嵌入式微处理器可测性设计研究与实现[D];青岛大学;2003年
7 董方元;寄存器文件的可测性设计与实现[D];复旦大学;2011年
8 孟庆;SOC设计中IP核的测试方法与应用[D];浙江大学;2004年
9 金志刚;Garfield芯片的可测性设计及测试生成[D];东南大学;2006年
10 谢永明;SoC中部分扫描结构可测性设计技术研究[D];东南大学;2005年
中国知网广告投放
 快捷付款方式  订购知网充值卡  订购热线  帮助中心
  • 400-819-9993
  • 010-62982499
  • 010-62783978