适合于H.264的视频解码器的模块设计

【摘要】：随着多媒体、计算机、网络、高清晰度电视和通信技术等领域的发展,数字视频压缩技术受到了广泛的重视,成为目前信息技术领域的研究热点之一。十几年来,国际标准化组织(ISO)和国际电信联盟(ITU)相继推出了JPEG、H.26x、以及MPEG系列等国际压缩标准。这些标准为各种应用提供了统一界面,进一步推动了视频技术的完善和发展。 视频信号的实时处理具有相当高的计算复杂度,超大规模集成电路技术的发展,为各种复杂视频编码算法所需的巨大计算能力提供坚实的基础,促进了高速、高性能和低成本视频压缩芯片的开发和生产。可以说,视频压缩技术的关键是视频压缩算法及其VLSI的实现。 H.264/AVC是国际电信联盟和国际标准化组织共同制定的新一代视频编码标准。它采用了一系列先进的编码技术,在编码效率、网络适应性等诸多方面都超越了以往的视频编码标准,代表了未来多媒体数据压缩编码的发展趋势。 本文的目标是针对H.264算法,研究其相应的VLSI结构及电路设计。因为标准较新,所以首先对H.264标准进行了深入地剖析,从分析编解码结构入手,并对其关键技术,反整数变换,反量化模块以及变长解码模块进行了重点的研究。论文首先对H.264所使用的整数变换算法和相关量化过程进行了推导和论证,并与传统的变换算法进行了对比,分析了其优势所在。结合传统变换算法的硬件实现,给出了整数变换的硬件实现结构,并在Altera公司提供的EDA工具和可编程逻辑器件开发板上进行了仿真和验证。由于H.264采用了全新的量化表,因此在分析了量化过程后,在传统量化模块基础上,给出了全新的量化模块结构。在变长解码模块中,分析了Exp-Golomb的码表结构,并给出了其相应的硬件实现结构。结果证明本设计完全满足H.264标准的要求,为实现压缩算法的VLSI结构奠定了基础。