三维垂直结构阻变存储器架构和电路关键问题研究

【摘要】：随着集成电路需要处理数据量的不断增加,数据的存储变得异常重要,对分立式高密度存储器的市场需求也越来越大。目前较为成熟的分立式高密度存储技术是NAND Flash(闪存),但由于Flash有着微缩瓶颈,不能很好的随工艺代发展而不断微缩。因此急需一种新型高密度存储器来满足日趋强烈的高容量存储需求。 RRAM(阻变存储器)存储介质一般是金属氧化物,工艺制造简单,有着很好的随工艺代不断微缩的优势,已成为业内专家们的研究热点。为了与三维NAND Flash在存储密度上相竞争,三维垂直结构RRAM(3D Vertical RRAM)被提出,但3D Vertical RRAM仍存在许多待解决问题：高密度架构的确定,大IR Drop(电压降)问题,Disturbance问题,大阵列过长选通延时问题,功耗问题等。 本文针对其存在的这些问题进行了详细分析,并提出了相应解决方案。提出低IR Drop的3D Shunting Vertical RRAM架构,采用并行操作方式以获得与NAND Flash相竞争的操作带宽。并使用Ref-Cell-Read和Set/Reset-Verify方案进一步抑制IR Drop对read和set/reset操作过程可靠性的影响。应对Disturbance(干扰)的问题大阵列过长选通延时问题分别提出2D1R方案和Tick-tuck方案。最后对提出架构的功耗进行了分析,并提出了对一些工艺参数的要求。