JPEG2000算法的VLSI实现及系统集成

【摘要】：随着多媒体技术和互联网的快速发展,信息量越来越大,给有限的存储空间和传输带宽带来了困难,因而需要对数据进行有效的处理和压缩。JPEG2000是ISO最新提出的图像编码算法,具有较好的压缩效率,并且能实现质量和分辨率的累进传输,非常适合网络传输,因而具有广阔的应用前景。 论文在详细研究JPEG2000的核心编码部分(Part-1)的基础上,提出了一种低缓存、全集成的JPEG2000编解码器的VLSI架构。首先,采用MATLAB语言对JPEG2000的算法进行了软件实现,并对硬件设计进行了Verilog实现。在离散小波变换的VLSI实现中,采用了行-列基的二维离散小波变换VLSI架构,并提出了一种正反向小波变换均可复用的一维离散小波变换的VLSI架构;在位平面编码的硬件实现中,采用了一种特殊的中间缓存架构,数据和通道跳过的加速方法大大减少了缓存读取和处理时间;在算术编解码器的硬件实现中,提出了一种重整化和读写I、Q表并行操作的流水线架构:在打/解包模块的硬件实现中,采用了量化作为码率控制策略,实现了EBCOT Tier-2编码的硬件集成。最后,整个JPEG2000 Codec硬件系统在Xilinx公司的VirtexE 1000e FPGA上验证通过,并作为数码相机专用芯片的一部分分别在TSMC0.25um和SMIC 0.18um CMOS数字工艺进行流片,测试功能正确,能满足数码相机等消费类电子产品的要求。 论文另一个研究重点是数码相机系统架构的设计。论文分析了SoC设计的定义、架构和流程,讨论了其中三个核心部件:微处理器、IP核设计和片上总线。并提出了一种基于AMBA总线的数码相机系统的SoC架构。 论文最后给出了工作的总结和对未来工作的展望。