收藏本站
《东南大学》 2015年
收藏 | 手机打开
二维码
手机客户端打开本文

12.5Gb/s SerDes接收机系统以及高速低功耗分接器关键技术研究

潘敏  
【摘要】:随着信息流量需求的不断增大,传统的并行接口技术阻碍了数据传输速率的进一步提高。串行通信技术以其高通信速率、强抗干扰能力以及低廉的通信成本正在慢慢取代并行通信技术,成为高速I/O接口的主流技术。8b/10b SerDes系统作为串行通信系统中的一种构架,由于提供足够的转换信息,并保证直流平衡而被广泛的应用于光纤通信、局域网以及广域网中。SerDes接收机由模拟部分和数字部分组成。其中模拟部分是接收机系统中速率最高、电路最复杂的部分,主要由时钟数据恢复电路CDR (Clock and Data Recovery)和分接电路DEMUX (Demultiplexer)组成。前者负责从接收到的高速串行数据中恢复同步时钟,并对接收的数据进行判决恢复数据,后者则将恢复的数据分接成10路低速并行数据。其中的DEMUX技术无论在其它单路串行或是多路并行数字通信中,都是不可缺少的。随着可实现电路的工作速率的提高以及绿色环保意识的加强,在高速率的同时降低功耗是现今集成电路研究的一个重要方向。本文主要进行了三个方面的研究和设计:一、研究和设计用于SerDes系统接收机的CDR电路,首先介绍了CDR的基本原理与结构,着重介绍了基于锁相环PLL (Phase Locked Loop)型CDR的设计方法,详细讨论了各相关模块,包括鉴相器PD (Phase Detector),鉴频器FD(Frequency Detector),电压/电流Ⅴ/Ⅰ (Voltage-to-Current)转换器及压控振荡器VCO(Voltage-Controlled Oscillator)等。在对影响CDR速率的主要功能模块PD和FD的深入研究基础上,提出了一种新型半速率的数据采样时钟型PFD (Phase/frequency Detector)结构,可极大提高CDR的工作速率。最后研究PLL型CDR的行为级模型,用MATLAB Simulink软件对CDR各个模块进行建模,进行行为级仿真,得到最优的环路参数,为其晶体管级设计的电路参数选取提供依据;二、研究和设计高速低功耗DEMUX电路,研究了不同结构DEMUX的功耗和高速DEMUX的低功耗设计方法,同时还研究用于DEMUX的低功耗高速5分频和2分频电路的设计;三、对SerDes接收机模拟部分系统进行了集成,研究芯片间接口、时序的相互影响以及干扰等问题的解决方法。在上述理论和设计方法研究的基础上,采用0.18μmCMOS工艺进行了一系列芯片设计。设计了一个基于PLL半速率的12.5Gb/s CDR电路和1:2 DEMUX,该电路包括Bang-Bang型PFD、四级环形VCO、Ⅴ/Ⅰ转换器、环路滤波器LF (Loop Filter)、1:2 DEMUX等模块。最终的芯片测试结果显示: VCO中心频率在6.25GHz时,调谐范围约为1GHz;输入12Gb/s伪随机数据时,得到6GHz时钟的峰峰抖动为9.12ps,均方根(RMS)抖动为1.9ps;整个系统工作性能良好,二分接器输出数据眼图清晰,电路核心模块功耗为150mW,整体芯片面积0.476×0.538mm2。设计了一个12.5Gb/s 1:10 DEMUX,该电路包括一个高速1:2DEMUX、两个低速的串型1:5 DEMUX和5分频器等,其中高速的1:2DEMUX中的锁存器采用电流模逻辑CML (Current Mode Logic)结构,其余的触发器均采用扩展单相时钟E-TSPC (Extended True Single Phase Clock)结构,在5分频器设计中,将门电路嵌入触发器内以提高分频器的工作速度。芯片测试结果表明:输入为12Gb/s伪随机的序列以及6GHz时钟时,分接正确,眼图清晰,输出摆幅324mV,核心功耗144.1mW,整体芯片面积0.64x0.57 mm2。对12.5Gb/s SerDes接收机模拟部分系统进行了芯片集成,因各个模块均单独流片测试过,需要对模块与模块间的接口进行仔细设计。芯片测试结果表明:输入为12Gb/s伪随机的序列时,10分接输出眼图清晰且张开度大,核心功耗为426.6mW,整体芯片面积0.758x0.645mm2。设计了一个全CMOS逻辑低功耗lOGb/s 1:4DEMUX,整个系统采用半速率树型结构,由1:2分接单元、2分频单元以及缓冲构成,其中锁存器单元均采用动态CMOS逻辑电路,缓冲由传输门和反相器实现。芯片测试结果表明:芯片在输入数据速率为10Gb/s伪随机的序列时,工作性能良好,输出信号的摆幅为400mV,芯片整体功耗为48.6mW,芯片面积为0.475x0.475mm2。设计了一个多相位低功耗20Gb/s1:4DEMUX,采用多相位的结构避开了树型结构中最难设计且功耗最大的高速20Gb/s 1:2 DEMUX,只保留可用CMOS逻辑设计的两个低速的1:2DEMUX。这样在保证1:4 DEMUX功能和性能的前提下,可最大限度地降低设计的难度以及电路的功耗。芯片测试结果表明:输入速率为20Gb/s伪随机的序列时,芯片工作性能良好,输出信号的摆幅为450mV,芯片整体功耗为86mW,芯片面积为0.475×0.475mm2。
【学位授予单位】:东南大学
【学位级别】:博士
【学位授予年份】:2015
【分类号】:TN763.3

手机知网App
【相似文献】
中国期刊全文数据库 前10条
1 蒋俊洁;冯军;李有慧;熊明珍;;低功耗10Gb/s CMOS1:4分接器[J];电子器件;2005年04期
2 亮闪闪;;在无人海岛上制造纯净的水[J];科学大众(中学生);2016年12期
3 ;搞笑秀[J];意林;2016年06期
4 徐阳,冯军;0.18μmCMOS 10 Gbit/s分接器设计[J];电子工程师;2004年03期
5 张洪;;分接线排列方式的改进[J];变压器;1984年11期
6 潘敏;冯军;;低功耗0.18μm 10Gbit/s CMOS 1∶4分接器设计[J];东南大学学报(自然科学版);2013年02期
7 窦建华,钱立旺,王志功,梁帮立;0.6μm CMOS 622 Mb/s 1∶4分接器芯片设计[J];固体电子学研究与进展;2005年03期
8 沈桢,朱恩,赵文虎,王志功;千兆以太网高速分接集成电路设计[J];电子工程师;2004年01期
9 孟永刚;部分纠结在绕组分接区的应用[J];变压器;2003年12期
10 包志华;数字通信四次群分接器的研制[J];南通工学院学报(自然科学版);2002年03期
中国重要会议论文全文数据库 前1条
1 李晓凤;;二级开关式10KV无功分接补偿的研究与应用[A];2005中国电机工程学会电力系统自动化专委会全国供用电管理自动化学术交流暨供用电管理自动化学科组第二届年会论文集[C];2005年
中国博士学位论文全文数据库 前2条
1 潘敏;12.5Gb/s SerDes接收机系统以及高速低功耗分接器关键技术研究[D];东南大学;2015年
2 丁敬峰;基于GaAs工艺的光通信用新型超高速分接器集成电路研究[D];东南大学;2006年
中国硕士学位论文全文数据库 前10条
1 张晖;0.25μm CMOS 1:16分接器的研制[D];东南大学;2005年
2 吴建军;40Gb/s 1:4分接器设计[D];东南大学;2016年
3 王庆庆;基于FPGA的异步数据分接系统的研究与实现[D];华中科技大学;2006年
4 夏昊天;2.5Gb/s CMOS 1:16分接器设计[D];东南大学;2006年
5 钱立旺;0.6μm CMOS 622Mb/s高速分接器设计[D];合肥工业大学;2004年
6 蒋俊洁;0.18μm CMOS高速低功耗分接器设计[D];东南大学;2006年
7 陈桂培;SDH专用分接器的研究与实现[D];电子科技大学;2005年
8 石捷锋;40Gb/s SerDes系统的时钟数据恢复电路优化设计[D];东南大学;2016年
9 窦盼;3.125Gb/s SerDes发射系统中PLL时钟倍频器的设计[D];东南大学;2015年
10 徐超;SDH专用分接器控制平台的设计与实现[D];电子科技大学;2006年
中国知网广告投放
 快捷付款方式  订购知网充值卡  订购热线  帮助中心
  • 400-819-9993
  • 010-62791813
  • 010-62985026