高速视频解码器设计研究
【摘要】：随着多媒体和宽带网络技术的发展，高清晰度数字电视将在不久的将来得到普及。本文以高清晰度数字电视的核心部件之一——高速视频解码器为研究对象，从设计方法学、并行结构、控制策略和仿真优化等方面对高速视频解码器的设计进行了深入研究。
高速视频解码器的设计涉及到软件和硬件两个方面，需要采用软硬件协同设计的方法来进行设计。但是由于视频解码任务相当复杂，目前的软硬件协同设计工具很难从系统级就开始对它进行设计。本文提出了一种高速视频解码器的软硬件协同设计方法。该方法根据高速视频解码的算法特点和应用要求，确立了相应的约束条件。在该约束条件下，对解码任务从系统级开始进行软硬件划分。针对各种任务的特点，建立了系统的多级并行框架。
任务的并行分为空间并行和时间并行。在空间并行方面，本文分别对变字长解码单元、IDCT变换单元以及运动补偿单元的设计方法和并行解码结构进行了深入研究。在时间并行方面，有流水线和数据驱动两种结构。本文对它们的特点和性能进行了比较。根据各自的优缺点，分别在总体上采用了数据驱动策略，而在IDCT单元和反量化单元中采用了流水线结构。由于流水线结构的系统是在时间驱动下工作的，因此在控制机制上，它比数据驱动结构简单。为了提高效率，简化控制器设计，我们提出并建立了高速视频解码器的数据通路网络和控制通路网络，以及基于这种网络结构的数控同步策略。这种嵌入处理单元内部的数控同步机制不仅节省了硬件资源，而且提高了解码的处理速度。
关于仿真，本文在软硬件协同仿真技术的基础上提出了基于多种抽象层的局部仿真策略。为了对系统进行高效仿真，本文详细分析了数据驱动处理单元的仿真特点，对仿真测试向量进行了降维处理，建立了联合仿真环境。这种仿真环境通过软硬件接口来加载目标硬件。由于它对每个处理单元都提供了接口，因此可以将局部仿真和联合仿真统一起来。
仿真的任务不仅包括对系统的正确性进行验证．而且也包括对系统设计进行优化。本文从参数化设计和系统优化等两个方面对此送行了阐述，并给出了相应的实例来作为具体说明。另外考虑到视频解码的特殊性——标准性测试，本文在前人的基础上对测试码流的设计进行了探讨。
【关键词】：解码器 高清晰度电视 数据流 软硬件协同仿真 【学位授予单位】：浙江大学
【学位级别】：博士
【学位授予年份】：2001
【分类号】：TN764
【DOI】：CNKI:CDMD:1.2001.014385
【目录】：
- 第一章 绪论8-36
- 第一节 视频编解码标准及其应用8-17
- 1．1．1 图像编解码原理8-10
- 1．1．2 视频编解码标准的基本算法框架10-16
- 1．1．3 视频编码码流的分层结构16-17
- 第二节 视频解码器结构17-29
- 1．2．1 专用视频解码器结构17-20
- 1．2．2 可编程视频编解码器结构20-27
- 1．2．3 结构比较及其应用27-29
- 第三节 视频解码器设计方法29-34
- 1．3．1 嵌入式系统的软硬件协同设计策略29-31
- 1．3．2 高速视频解码器的设计方法31-34
- 第四节 本文的研究成果及内容安排34-36
- 第二章 高速视频解码器的并行结构研究36-70
- 第一节 高速视频解码器的设计策略36-42
- 2．1．1 高速视频解码的计算复杂度分析36-37
- 2．1．2 高速视频解码器的软硬件划分37-38
- 2．1．3 高速视频解码器的多层次并行框架38-42
- 第二节 查表型解码的并行分析及其结构优化设计42-46
- 2．2．1 变字长码的并行解码研究42-44
- 2．2．2 变字长解码的并行结构优化设计44-46
- 第三节 时间并行处理的分析和设计方法46-49
- 2．3．1 流水线的工作原理和表示方法46
- 2．3．2 流水线的分析方法46-48
- 2．3．3 流水线的设计要点48-49
- 第四节 IDCT并行解码分析及其调度策略49-61
- 2．4．1 IDCT的并行解码分析49-54
- 2．4．2 IDCT的简单流水线分析54-56
- 2．4．3 IDCT的复杂流水线分析和调度策略56-61
- 第五节 MC的并行解码分析及其数据调度策略61-69
- 2．5．1 运动补偿任务的多层次并行结构划分61-64
- 2．5．2 运动补偿任务的复杂数据调度64-69
- 第六节 本章小结69-70
- 第三章 高速视频解码器的控制策略70-93
- 第一节 高速视频解码器总控方式分析70-73
- 3．1．1 数据驱动控制策略和流水线控制策略70
- 3．1．2 数据驱动和流水线的性能比较70-73
- 第二节 数据通路及其性能分析73-78
- 3．2．1 基于数据队列的解码网络结构73-75
- 3．2．2 解码网络的阻塞分析和优化75-78
- 第三节 控制信息通路策略78-82
- 3．3．1 控制信息通路的建立78-79
- 3．3．2 控制信息的空间分配和同步策略79-82
- 第四节 实例分析——IZZ和IQ单元的数据、控制通路设计82-89
- 3．4．1 IZZ／IQ输入单元结构82-83
- 3．4．2 IZZ／IQ输出单元结构83-85
- 3．4．3 IZZ／IQ处理单元结构85-89
- 第五节 数据驱动的视频解码结构89-92
- 3．5．1 高速视频解码器的数据和控制信息网络89-90
- 3．5．2 性能分析和比较90-92
- 第六节 本章小结92-93
- 第四章 高速视频解码器仿真策略研究93-115
- 第一节 ASIC的软硬件协同仿真策略93-96
- 4．1．1 传统的ASIC仿真方法93-95
- 4．1．2 软硬件协同仿真策略95-96
- 第二节 高速视频解码器的仿真策略96-106
- 4．2．1 数据驱动处理单元的仿真特点96-98
- 4．2．2 多级抽象层混合的局部仿真策略98-101
- 4．2．3 “拼装”式仿真策略及软硬件仿真环境设计101-104
- 4．2．4 基于软硬件仿真环境的仿真方法104-106
- 第三节 高速视频解码器的参数化设计与系统优化106-110
- 4．3．1 参数化设计策略与系统优化106-107
- 4．3．2 实例分析107-110
- 第四节 优化的测试序列110-114
- 第五节 本章小结114-115
- 第五章 总结与展望115-117
- 参考文献117-124
- 致谢124
全文下载：
CAJ格式
不支持迅雷等加速下载工具，请取消加速工具后下载
|
|
|
|
| 1 |
黄天,杨东升,朱爱民,余松煜;MPEG-2大范围运动估计的硬件实现[J];电视技术;1998年06期 |
| 2 |
刘玉珍,王玉洁,杨会玉;甚低码率视频信号压缩编码技术[J];辽宁工程技术大学学报;2004年06期 |
| 3 |
张赞,陈磊,龚建荣;一种基于特征头像集技术的低速率视频编码方案[J];电子工程师;2000年07期 |
| 4 |
李静英,余兆明;用于小波变换的图象信号二维频谱分析[J];电视技术;1998年08期 |
| 5 |
缪纲,李铭,王匡;视频后处理芯片中的运动估计器的实现[J];电视技术;2004年02期 |
| 6 |
张力,宫丰奎,李兵兵;DVB-C接收机中自适应均衡器的新设计[J];电视技术;2004年04期 |
| 7 |
郭晓川,张锦元,余兆明;MPEG-2硬件解码系统的设计与实现[J];电视技术;2001年05期 |
| 8 |
张继东,阮象华,黄艺,李晓飞;块匹配运动估计的一种改进方法[J];电视技术;2001年06期 |
| 9 |
华兴潮;数字卫星电视接收系统抗噪声性能的分析[J];电视技术;2004年07期 |
| 10 |
巴特勒;;影响液晶电视画面质量及白平衡调试的因素[J];电视技术;2007年08期 |
|
