基于USB2.0的高速串行通信接口电路设计技术研究
【摘要】：USB2.0(通用串行总线)已经成为PC外设接口标准。但USB2.0接口芯片技术只被Intel,Philips等少数国外大型半导体厂商占有,在国内还是空白。无论从市场需求,还是从促进我国芯片设计能力来说,开发具有我国完全自主知识产权的USB2.0接口芯片都是非常迫切的一个问题。
接口芯片中高速(480Mbps)及模拟电路部分是设计的难点所在,本论文首次引入基于数字的模拟化设计技术(DBA),并成功应用到发送器电路、数据恢复电路、时钟发生电路(DLL)等关键模块的设计之中。
DBA技术的核心在于:将数字电路设计的思想渗透到模拟、混合信号电路设计中,使用数字算法将尽可能多的电路设计放在数字一边。由于采用了数字技术来实现模拟电路部分的功能,因此这种全新的设计方法可以避免模拟、混合信号电路中参数调整和工艺控制的难点,提高电路设计精度和稳定性,并降低噪音影响,是一个好的解决方案。
在发送器电路的设计中,论文在同一结构电路中兼容高速和全速两种模式,不仅降低了芯片设计复杂度,而且减少了芯片引脚处的额外电容及芯片面积;在接收器电路的设计中,论文采用了经优化的新型拓扑结构,提高了数据采样和接收精度;在数据恢复电路中,论文提出了新颖的基于5-倍DLL-过采样的数字算法和查找表技术,可省去繁杂的时钟恢复过程,同时提高了高速数据信号对相位偏移(skew)和抖动(jitter)的容忍度。
基于TSMC0.25um CMOS混合信号工艺,用于功能外设的USB2.0接口芯片采用自顶向下的设计方法。芯片的核心组成部分,即发送器、接收器电路以及能隙基准电压源已经在上海集成电路产业化基地参加MPW流片,测试结果表明:在正确的基准电压偏置下,芯片发送、接收功能参数指标符合USB2.0协议要求。
另外,Link层中新型数据处理电路、“PLL+DLL”结构的五相高精度等间距时钟产生电路也在相应的后仿真结果中得到成功验证。
【关键词】：通用串行总线2.0 CMOS 高速 串行 基于数字的模拟化设计技术 【学位授予单位】：浙江大学
【学位级别】：博士
【学位授予年份】：2005
【分类号】：TP334.7
【DOI】：CNKI:CDMD:1.2005.081654
【目录】：
- 摘要3-4
- Abstract4-6
- 目录6-9
- 图目录 (List of Figures)9-12
- 表格目录 (List of Tables)12-13
- 第一章 绪论13-21
- 1.1 USB技术的出现13-15
- 1.2 USB技术的应用15-16
- 1.3 USB2.0面临的竞争16-17
- 1.4 USB2.0芯片的研究现状及立题意义17-18
- 1.5 论文组成和安排18-19
- 1.6 论文创新点19-21
- 1.6.1 双模发送器19
- 1.6.2 高速高精度接收器19
- 1.6.3 基于数字化的模拟电路设计技术(DBA)19-21
- 第二章 USB2.0接口芯片结构21-33
- 2.1 USB的工作原理21-24
- 2.1.1 USB主机22-23
- 2.1.2 USB物理设备23-24
- 2.1.3 USB连接24
- 2.2 USB2.0接口芯片组成24-27
- 2.3 接口芯片引脚及说明27-30
- 2.4 接口芯片技术指标30-31
- 2.5 采用的设计方法31
- 2.6 本章小结31-33
- 第三章 主要组成模块的设计和实现33-85
- 3.1 双模发送器的设计和实现33-52
- 3.1.1 双模发送器设计33-43
- 3.1.1.1 系统架构和实现原理34-37
- 3.1.1.2 主驱动单元37-38
- 3.1.1.3 前置驱动单元38-42
- 3.1.1.4 双模发送器控制逻辑设计42-43
- 3.1.2 发送器与传输线的匹配问题43-50
- 3.1.2.1 USB CABLE的特征阻抗43-45
- 3.1.2.2 传输线的信号反射问题45-47
- 3.1.2.3 传输线的信号返回问题47-50
- 3.1.2.4 参数匹配设置50
- 3.1.3 版图及仿真结果50-52
- 3.1.3.1 高速模式下的后仿真结果51
- 3.1.3.2 全速模式下的后仿真结果51-52
- 3.2 双模接收器的设计和实现52-65
- 3.2.1 全速接收器的设计和实现53-55
- 3.2.2 高速接收器的设计和实现55-62
- 3.2.2.1 差分放大器设计57-58
- 3.2.2.2 数据采样和保持模块58-62
- 3.2.3 版图和仿真结果62-65
- 3.2.3.1 全速数据接收63-64
- 3.2.3.2 高速数据接收64-65
- 3.3 数据恢复电路架构及实现65-84
- 3.3.1 串行通信及数据恢复65-68
- 3.3.2 数据恢复电路的分类68-72
- 3.3.2.1 基于“时钟提取”的数据恢复方法68-70
- 3.3.2.2 基于“过采样”的数据恢复方法70
- 3.3.2.3 两种方法的比较70-71
- 3.3.2.4 一种典型的基于“过采样”的数据恢复方法71-72
- 3.3.3 本系统中的数据恢复电路实现72-81
- 3.3.3.1 鉴相编码电路75-76
- 3.3.3.2 查找表76-78
- 3.3.3.3 FIFO的工作原理78-81
- 3.3.4 本系统中数据恢复算法分析81-84
- 3.4 本章小结84-85
- 第四章 辅助组成模块的设计及实现85-121
- 4.1 偏置电路及高精度能隙基准的设计及实现85-98
- 4.1.1 偏置电路85-90
- 4.1.1.1 发送器及其偏置86-87
- 4.1.1.2 接收器及其偏置87-88
- 4.1.1.3 偏置电路仿真结果88-90
- 4.1.2 高精度能隙基准电压源90-98
- 4.1.2.1 多管的偏置电流源91-92
- 4.1.2.2 通过band-gap产生高精度电流92
- 4.1.2.3 Band-gap电路设计92-96
- 4.1.2.4 版图及实验结果96-98
- 4.2 链接层(Link)设计98-108
- 4.2.1 链接层组成及实现98-104
- 4.2.1.1 数据处理电路101-102
- 4.2.1.2 并行处理算法102-103
- 4.2.1.3 并串转换电路103-104
- 4.2.2 版图及仿真结果104-108
- 4.2.2.1 数据处理电路及并串转换电路104-106
- 4.2.2.2 链接层的FPGA验证结果106-108
- 4.3 时钟发生器的设计及实现108-120
- 4.3.1 时钟发生器的组成108-118
- 4.3.1.1 晶振及发生电路108-109
- 4.3.1.2 PLL电路109-113
- 4.3.1.3 DLL电路113-118
- 4.3.2 版图及仿真结果118-120
- 4.3.2.1 PLL的仿真结果118-119
- 4.3.2.2时钟发生器仿真结果119-120
- 4.4本章小结120-121
- 第五章结论与展望121-127
- 5.1结论121-125
- 5.2展望125-127
- 参考文献127-133
- 攻读博士学位期间发表的学术论文133-134
- 致谢134
全文下载：
CAJ格式
不支持迅雷等加速下载工具，请取消加速工具后下载
