多功能实时时钟发生器的ASIC设计
【摘要】：
论文完成了一个多功能的实时时钟发生器的前端ASIC设计，阐述了开
发亚微米和深亚微米ASIC的前端过程：首先从系统的角度分析芯片的结构
和实现方法，接下来进行行为级、RTL级的模块划分、硬件描述语言的描述
以及仿真（以便验证设计的对错），最后对RTL级模块进行综合，使之成为
门级电路形式的网表，随之进行门级仿真来验证门级网表。这也是用
TOP-DOWN方法设计IC的流程。
最后的结果表明，所设计的多功能的实时时钟发生器基本可以作为功能
正确的IP软核或固核来使用。
【关键词】：RTL ASIC TOP-DOWN DOWN-TOP 硬件描述语言 软核 固核 【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2001
【分类号】：TN402
【DOI】：CNKI:CDMD:2.2001.007275
【目录】：
- 中文摘要2-3
- 目录3-5
- 第一章 概论5-14
- 第一节 集成电路的发展趋势及面临的问题5-8
- 第二节 多功能时钟发生器的开发意义8
- 第三节 设计描述方法与开发流程简介8-12
- 第四节 芯片应用12-14
- 第二章 芯片的设计14-22
- 第一节 设计思路14-15
- 第二节 芯片所涉及到的几个简单的算法分析15-20
- 第三节 芯片的总体设计框图20-22
- 第三章 时钟芯片的行为级设计与仿真22-32
- 第一节 主体模块的行为级设计22-26
- 第二节 测试信号的行为级描述26-28
- 第三节 仿真及结果分析28-32
- 第四章 可综合的RTL级设计与仿真32-47
- 第一节 面向综合的RTL级设计技术32-34
- 第二节 芯片各模块的可综合设计34-44
- 第三节 可综合设计时应注意的问题44-47
- 第五章 综合优化以及门级仿真47-61
- 第一节 综合47-54
- 第二节 门级仿真54-58
- 第三节 优化58-61
- 第六章 总结61-62
- 致谢62-63
- 参考文献63-64
- 附录64-84
全文下载：
CAJ格式
不支持迅雷等加速下载工具，请取消加速工具后下载
|
|
|
|
| 1 |
段传华,洪海丽,张树才,杜晋军,潘清,陈维忠;数字视频字幕叠加器的设计及EPLD在其中的应用[J];电子技术应用;1999年05期 |
| 2 |
杜轩华,张岳;时序逻辑电路中若干问题的探讨[J];电子技术应用;1998年01期 |
| 3 |
王乐毅;EDA技术与PLD设计课程内容与教学原则的探讨[J];电气电子教学学报;2001年02期 |
| 4 |
张维良,郭兴波,潘长勇,杨知行,韩周安;高速FIR滤波器的流水线结构[J];电讯技术;2002年02期 |
| 5 |
陈以,潘明,莫太平;硬件描述语言ABEL-HDL及其逻辑设计[J];电气电子教学学报;2000年04期 |
| 6 |
姜方明;逻辑函数的点线化简法[J];成都气象学院学报;1994年04期 |
| 7 |
沙燕萍,皇甫伟,曾烈光;异步FIFO的VHDL设计[J];电子技术应用;2001年06期 |
| 8 |
任国臣,陈晓英;多功能保护器中继电器动作对电路稳定性的影响[J];电测与仪表;2002年05期 |
| 9 |
单鸿涛;两种对异步计数器工作原理的分析方法[J];电气电子教学学报;1999年04期 |
| 10 |
焦斌亮,王朝晖,张洪泰;用于煤矿信集闭系统车号传感器的研究[J];光学技术;2003年02期 |
|
