收藏本站
收藏 | 手机打开
二维码
手机客户端打开本文

基于遗传—折叠计数的低功耗确定BIST研究

蔡冬玲  
【摘要】: 集成电路的发展在降低芯片制造成本和加快芯片投放市场速度的同时,增加了测试难度。可测性设计技术的发展,尤其是内建自测试技术的出现,简化了芯片测试过程,却又使得降低芯片测试功耗成为测试开发的主要目标之一。芯片测试功耗主要取决于供电电压、时钟频率和电路中的翻转活动三方面。如果为了降低功耗而减少供电电压或时钟频率,又会增加测试时间,影响测试效率,并会使得一些在高频测试下才能显现的故障难以被测出。因此惟有减少测试期间电路中的翻转活动才是降低测试功耗最可行的途径。 目前面向低功耗内建自测试的研究主要有低功耗测试向量生成技术、改进扫描链结构、设计扫描单元和电路分割技术等。本文主要对低功耗测试向量生成技术进行研究。针对BIST确定测试的功耗问题,研究优化算法和确定测试的“存储与生成”技术,主要从设计向量排序优化算法和改进向量生成电路两方面实现低功耗。在向量排序优化策略的选择上,由于遗传演化方法使用概率搜索技术,更有利于全局优化,因此本文采用遗传算法对测试向量进行优化排序。在减少被测电路翻转的遗传算法基础上,本文增加对减少ATPG电路翻转的考虑,设计了双目标优化遗传算法。根据实际运算的需要,设计了与测试向量等值的十进制整数编码;设计了相应的双目标适应度评价函数以及选择、变异和交叉概率。在改进向量生成电路方面,本文ATPG电路采用了折叠计数思想,改进传统折叠计数方法以提高向量相关性,并改进相应的ATPG电路,对优化后的向量进行不重播种的测试向量生成,从而减少被测电路和ATPG电路的翻转,以尽可能降低功耗。最后,通过对基准电路的仿真测试实验,与现有的研究成果进行了对比,证实了本文方法的有效性。


知网文化
【相似文献】
中国期刊全文数据库 前20条
1 丹·罗曼西克 ,吴行军;BIST增强IC的可测性[J];国外电子测量技术;1995年03期
2 杨军,李杰,李锐,时龙兴;SoC中低峰值功耗的BIST调度算法[J];电路与系统学报;2004年01期
3 陈明静,向东;基于扫描森林的BIST策略[J];计算机工程与科学;2005年04期
4 CHARLESR.KIME ,KEWALK.SALUJA ,矫美;数字系统的内装自测试[J];计算机与数字工程;1996年02期
5 高平,成立,王振宇,祝俊,史宜巧;数字VLSI电路测试技术-BIST方案[J];半导体技术;2003年09期
6 须自明;刘战;王国章;于宗光;;用于SOC测试的一种有效的BIST方法[J];电子器件;2007年04期
7 张弘,徐东明,李玉山;多相测试时钟低功耗BIST调度[J];系统工程与电子技术;2004年09期
8 陈朝阳,张伸,沈绪榜;一种改进的SRAM并行BIST电路设计[J];系统工程与电子技术;2005年01期
9 张迎春 ,晓菁 ,魏震生;机内自检技术的研究[J];国外电子测量技术;1999年03期
10 ;Agere采用Logic Vision的BIST技术减少检测成本[J];电子工程师;2002年07期
11 张勇,谈恩民;板级SRAM的内建自测试(BIST)设计[J];桂林电子工业学院学报;2004年02期
12 ;国际要闻[J];电子工业专用设备;2004年10期
13 ;信息[J];国外电子测量技术;2004年S1期
14 陈卫兵;基于折叠集的混合模式BIST的低功耗设计[J];电子质量;2005年03期
15 邓小飞;邝继顺;;用于I_(DDT)测试的BIST测试向量生成器[J];科学技术与工程;2006年01期
16 鞠家欣;姜岩峰;于韶光;;基于模拟集成电路BIST的ARMA模块设计[J];电子测试;2010年02期
17 乔治;安捷伦科技推出BIST Assist 6.4为高速链路提供了成本最低的生产测试解决方案[J];电子与电脑;2004年10期
18 段成华,贾建革;基于Cluster的FPGA结构互联故障的测试与验证[J];中国医疗器械杂志;2005年03期
19 方祥圣;梁华国;沈祝财;;一种多核共享测试数据的BIST方案[J];计算机技术与发展;2006年05期
20 汪庆宝 ,钱晓晖;芯片系统的测试[J];国外电子测量技术;1997年05期
中国重要会议论文全文数据库 前10条
1 王伟征;邝继顺;尤志强;刘鹏;;一种基于扫描子链轮流扫描捕获的低费用BIST方法[A];第六届中国测试学术会议论文集[C];2010年
2 谈恩民;张勇;;一种新型的可编程存储器BIST设计[A];2004全国测控、计量与仪器仪表学术年会论文集(下册)[C];2004年
3 吴义成;梁华国;李松坤;黄正峰;易茂祥;;一种基于自选择状态的折叠计数器BIST方案[A];第六届中国测试学术会议论文集[C];2010年
4 李鑫;梁华国;陈田;王伟;易茂祥;;基于折叠计数器的低功耗确定BIST方案[A];2011中国仪器仪表与测控技术大会论文集[C];2011年
5 姜岩峰;鞠家欣;张晓波;杨兵;于韶光;;基于模拟集成电路BIST的ARMA模块设计[A];第十九届测控、计量、仪器仪表学术年会(MCMI'2009)论文集[C];2009年
6 汪滢;辛晓宁;王宏;马纪虎;;BIST技术及其在Memory中的应用[A];首届信息获取与处理学术会议论文集[C];2003年
7 杜社会;何怡刚;;基于BIST的动态可重构FPGA的延时故障测试方法[A];第二十届电工理论学术年会论文集[C];2008年
8 王宗青;徐拾义;;基于软件内建自测试模板内容的研究[A];第十届全国容错计算学术会议论文集[C];2003年
9 杨艳芳;徐拾义;;基于BIST软件测试思想的单元测试框架的研究[A];第三届中国测试学术会议论文集[C];2004年
10 李金凤;汪滢;辛晓宁;;BIST可测性设计的低功耗技术[A];首届信息获取与处理学术会议论文集[C];2003年
中国博士学位论文全文数据库 前10条
1 谈恩民;数字电路BIST设计中的优化技术[D];上海交通大学;2007年
2 周彬;低测试成本的确定性内建自测试(BIST)的研究[D];哈尔滨工业大学;2010年
3 张金林;SoC的层次式测试方法研究[D];华中科技大学;2007年
4 孙秀斌;混合信号电路故障诊断的内建自测试(BIST)方法研究[D];电子科技大学;2004年
5 张弘;面向系统芯片测试的设计优化技术研究[D];西安电子科技大学;2004年
6 王义;集成电路低功耗内建自测试技术的研究[D];贵州大学;2009年
7 李扬;超大规模集成电路老化与内建自测试研究[D];合肥工业大学;2013年
8 曹贝;SoC低功耗测试技术和温度意识测试规划研究[D];哈尔滨工业大学;2010年
9 王伟征;数字电路低费用低功耗测试技术研究[D];湖南大学;2011年
10 商进;SoC测试中数据压缩与降低功耗方法研究[D];哈尔滨理工大学;2012年
中国硕士学位论文全文数据库 前10条
1 刘洁;基于嵌入式DLL的BIST设计[D];西安电子科技大学;2010年
2 李越;基于BIST的模拟/混合信号发生器的设计与仿真[D];哈尔滨理工大学;2014年
3 詹琰;加权内建自测试(BIST)设计中的多目标优化技术研究[D];桂林电子科技大学;2011年
4 章浩;系统芯片BIST测试生成及其应用技术研究[D];合肥工业大学;2013年
5 徐越;应用于混合信号集成电路BIST的模拟信号发生器[D];西安电子科技大学;2011年
6 刘静;边界扫描测试算法和BIST技术的研究与实现[D];南京航空航天大学;2010年
7 张焜琨;基于BIST的FPGA内部延时故障测试方法的研究与应用[D];西安电子科技大学;2011年
8 杨会平;基于BIST的SRAM型FPGA测试技术研究[D];电子科技大学;2012年
9 方祥圣;系统芯片SOC的逻辑BIST研究[D];合肥工业大学;2006年
10 李文琦;高性能Memory BIST设计实例[D];上海交通大学;2007年
中国重要报纸全文数据库 前5条
1 中科院计算技术研究所 张 伸;在设计中引入测试理念[N];计算机世界;2004年
2 何俊山;IC自动测试系统关键技术[N];中国电子报;2000年
3 美国Credence公司董事长 Graham Siddall;现代高级集成电路设计—测试综合策略的构建[N];中国企业报;2002年
4 南通富士通微电子有限公司 曹清波;IC测试新要求:两高两低[N];中国电子报;2004年
5 李少林;AVS肩负特殊使命[N];中国电子报;2003年
 快捷付款方式  订购知网充值卡  订购热线  帮助中心
  • 400-819-9993
  • 010-62982499
  • 010-62783978