高电源抑制比低压差线性稳压器（LDO）设计

【摘要】：本文主要论述了一个高电源抑制比(Power Supply Rejection Ratio, PSRR)低压差线性稳压器(Low Dropout Regulator, LDO)的设计与实现。 随着工艺的发展,特征尺寸和电源电压不断降低。电源电压降低增加了模拟电路和射频电路的电源噪声敏感度。因此,研究具有高PSRR的LDO非常重要。 根据本文的分析与总结,提高LDO的PSRR有三种方法：1.电源预处理；2.NMOS功率管；3.增加前向通路。前两种方案都以降低LDO效率或增加电路复杂度为代价。第三种方法本质上为增加一条抑制电源纹波的辅助环路,取代主环路抑制电源纹波的功能。前馈通路对LDO的效率、电路复杂度都没有影响。但现有前向通路的电路结构还有诸多可改进的地方。 本文提出的基于前向跨导的PSRR LDO结构,具有更大的高PSRR负载范围、对系统稳定性影响小、电流效率高等特点。在电路结构上,本文提出的跨导型前向通路功耗低,面积小。在电路设计上,本文综合考虑稳定性,电源抑制比和噪声。以此为指导,合理选取了误差放大器和缓冲器的结构。在功率管和采样电阻设计上从充分考虑了各项性能指标的折衷。 本文采用chart 0.35μm 5 V CMOS工艺进行电路设计仿真并流片验证。测试结果显示1kHz频率出PSRR大于70dB,在20 Hz～20KHz内PSRR大于67dB。此外,LDO最大负载为100mA,负载调整率为0.4mV/mA。在0mA～100mA内,最差线性调整率为0.043%/V。0到100mA的阶跃响应,过冲电压(undershoot and overshoot)小于17mV。