GNSS导航基带信号捕获算法与电路关键技术研究

【摘要】：近年来,智能手机、智能手表、运动手环等移动设备逐渐兴起,定位导航部件是其重要功耗来源。而其中捕获引擎是全球定位系统接收机中的主要高能耗单元,因此降低捕获引擎功耗对于增强卫星导航系统(GNSS)接收机续航能力尤为重要。本文从算法架构和电路实现两个层面研究了低功耗GNSS捕获引擎。(1)算法架构方面。针对传统GNSS捕获算法研究对捕获能量开销不够重视的问题,本文首先提出了捕获能效的度量——平均捕获计算量(AMCO);其次,针对传统GNSS弱信号捕获算法捕获能量效率低的问题,提出了多峰值双驻留(MP/DD)算法,即在第一次驻留捕获时选择峰值和亚峰值检测量作为候选捕获结果,在第二次驻留捕获时提高候选检测量信噪比并二次检测,仿真结果表明:在信号载噪比为23dB?Hz时,捕获概率较传统双驻留峰值(DD/MAX)算法提高了52%,AMCO仅为DD/MAX的30%;再次,提出了基于卷积神经网络(CNN)的GNSS弱信号捕获算法(DD/CEI),利用卷积神经网络识别检测量包络,缩小信号参数范围至原来的1/1023,基于长时间积分获得高质量信号检测量并判决,仿真结果表明:相同计算量前提下,捕获灵敏度与传统动态检测算法MAX/TC相比提高2dB,相同灵敏度前提下,AMCO仅为MAX/TC算法的1/5;最后,设计了同时适应于上述两种算法的双驻留混合粒度捕获引擎,粗粒度捕获模块和细粒度捕获模块在软件调度下流水作业。(2)电路实现方面。首先,本文提出了基于堆叠结构的GNSS捕获引擎架构,基于动态仿真估计和分解了捕获功耗,确定匹配滤波器和相干积分存储器的低功耗优化目标;其次,针对匹配滤波器中累加操作功耗高的问题,提出了基于延时链的匹配滤波器,每一条延时链完成单个比特相加并在数字域实现多比特求和,并采用复制的环形振荡器和两点校准法,补偿工艺、电压和温度(PVT)引起的偏差,仿真结果表明:基于延时链的匹配滤波器的输出信噪比损耗小于1.5dB;再次,针对传统计算和存储器分离造成的功耗问题,提出了存内相干积分,将加法器嵌入静态存储器(SRAM)内部,每个时钟周期完成存储器读、累加和写三个操作,仿真结果表明存内相干积分的功耗仅为传统方案的30.4%;最后,采用开关电容调节器(SCVR)实现电压堆叠结构中的浮地控制,仿真结果表明电源效率达到90%~96%。本文分为两个阶段,递进式流片验证。首先在捕获算法架构完成之后,基于SMIC 40nm CMOS工艺,设计双驻留混合粒度GNSS捕获引擎,集成到全数字低电压GNSS基带芯片中,测试结果表明:捕获灵敏度为-148dBm,和业界领先产品相当,不同信号功率下的捕获概率低于仿真约1%,捕获引擎功耗为4.1mW,仅为同等工艺下商用GNSS捕获引擎1/7左右;其次采用SMIC 28nm PS工艺,设计了基于延时链匹配滤波器、存内相干积分和电压堆叠技术的极低功耗GNSS捕获引擎验证芯片,测试结果表明:电源电压为1.1V,捕获引擎浮地稳定在0.55V,捕获引擎功耗仅为0.46mW,其能量效率相比于全数字低电压捕获引擎、开关电流源阵列芯片、开关电容阵列芯片分别提升了4.68倍、5.46倍和6.3倍。