高速互连系统的信号完整性研究
【摘要】:
随着数字电路速率及时钟频率的不断提高,在高速系统中,高速信号经过互连线时会产生延迟、反射、衰减、串扰、色散等信号完整性问题。信号完整性问题已成为高速数字系统设计是否成功的关键问题之一。对于传输速率达几百Mbps甚至数Gbps的高速数字信号,其有效频谱已扩展至微波甚至毫米波频段,在复杂互连系统中传输时已表现出明显的波特性,因此信号完整性问题的分析本质上是求解一个复杂的电磁场边值问题。为了精确分析这种复杂的电磁效应,唯一可行的方法是采用基于电磁场理论的全波电磁分析方法。本文围绕电磁建模仿真这一主轴,结合电路系统的分析方法及实验测试,在频域和时域(经傅立叶变换)对高速互连系统(特别是高速背板互连系统)及500Mbps高速系统进行信号完整性分析,主要研究互连系统是如何影响高速信号传输的;然后从这些分析结果中得出结论,建立设计规则,从而指导高速电路的设计,解决信号完整性问题;其目的在于确保可靠的数据传输,保证高速电路系统具有良好的信号完整性。本文在理论和应用方面所做的工作主要包括:
1.首次从理论上系统地推导出各种差分电路的混合模S参数级联公式;并根据混合模S参数的定义,推导出不同拓朴结构差分电路的混合模S参数表达式,及其相应的标准S参数与混合模S参数的转换关系式;并将混合模S参数理论用于高速差分互连和500Mbps高速系统的信号完整性分析。
2.主要基于实验研究,并结合三维全波电磁仿真软件在频域和时域对高速互连中常见的不同特性阻抗(线宽)、长度、PCB板厚度、PCB板介电常数的微带互连线以及不同类型的传输线,如:接地共面波导、带状线和嵌入式微带线的信号完整性性能进行分析,并对接地共面波导的谐振现象和传输特性进行了详细的理论分析;然后采用混合模S参数的理论对高速互连中常用的差分微带线和差分带状线的信号完整性性能进行频域的仿真分析。
3.主要基于实验研究,并结合三维全波电磁仿真软件及电路系统仿真软件在频域和时域对高速互连线中常见的不连续性,如:走线拐弯、导带宽度跳变、端接负载失配及过孔的信号完整性性能进行分析;然后采用混合模S参数的理论对各种高速差分互连的不连续性,如:差分线走线拐弯、导带宽度跳变及差分过孔进行频域的信号完整性仿真分析,从而了解差分互连不连续性在传输高速信号时的各种工作模式特性。
4.首次提出了一种自适应区域分解时域有限差分方法,并用于高速互连的信号完整性分析,可以加快计算时间,提高计算复杂问题的效率。这种方法是将待解问题划分为若干独立的FDTD子区域,并在子区域之间建立连接边界条件和相应的边界检测准则,以便在各子区域之间进行自适应检测;将波没有传播到的子区域置于休眠状态,子域边界上检测到激励信息时,再激活该子域,进行传统的FDTD迭代计算。通过对二维的波导系统和三维高速互连微带线及多层微带互连结构的分析实例,验证了该方法的正确性和有效性。
5.主要基于实验研究,并结合三维全波电磁仿真软件和电路系统仿真软件在频域和时域对不完整参考面互连线(非理想返回路径),如:参考面上不同宽度、长度的槽缝、旁路电容的设置以及网孔状参考面上的互连线、不完整参考面上差分互连的信号完整性性能进行分析;然后通过实际测试分析了不完整参考面对互连线间耦合的影响以及具有共同返回路径的互连线间的串扰。此外,通过频域的测试和仿真,对单端互连线在不同间距、线间铺设地线、不同终端负载阻抗和传输线阻抗不连续性情况下的串扰以及差分互连线之间串扰分别进行了仔细的研究。
6.设计了500Mbps高速数字电路实验验证系统的LVDS背板,并对该系统的时域响应和眼图进行了实际测量;利用三维全波电磁仿真软件HFSS对500Mbps高速数字系统进行系统级的建模仿真,并在频域应用混合模S参数的理论来分析该系统的差模、共模及其模式转换等各种工作模式特性;然后结合电路系统仿真软件ADS对该系统的信号完整性问题进行系统级的时域仿真;根据这些分析结果可以总结出保证高速数据可靠传输的背板系统设计规则。
|
|
|
|
1 |
;SYNOPSYS推出全面的信号完整性解决方案——Galaxy SI[J];今日电子;2003年07期 |
2 |
魏敬和,陈军宁,柯导明,吴建辉,陆生礼;一种分析高速时钟网络信号完整性的有效方法[J];电子学报;2004年02期 |
3 |
孙宇贞;高速电路的信号完整性分析[J];电子技术应用;2005年03期 |
4 |
;微纳米集成电路及其封装的信号完整性的仿真技术[J];电脑与电信;2009年01期 |
5 |
;6 G SAS/SATA优化的业界首款高性能中继器[J];电子设计工程;2010年01期 |
6 |
;泰克进一步提升示波器采样率和信号完整性水平[J];国外电子测量技术;2010年10期 |
7 |
陈亚滨,郭勇;对高速电路设计的几点考虑[J];现代电子技术;2002年02期 |
8 |
孙航;高速电路设计的信号完整性分析[J];今日电子;2003年05期 |
9 |
王胤翔,周凤亭,陆生礼;深亚微米IC物理设计流程中的串扰控制[J];电子器件;2005年01期 |
10 |
Brock J. LaMeres;;FPGA逻辑分析:芯片问题与印刷电路板问题的关系[J];电子设计技术;2002年12期 |
11 |
Jim Dietz;用线路驱动器/接收器提高信号完整性[J];电子产品世界;2005年15期 |
12 |
;转发器技术解决PCIe信号完整性难题[J];电子设计技术;2007年06期 |
13 |
陈生;徐畅;;Cadence与Ansoft协同仿真信号完整性问题研究[J];电子质量;2007年12期 |
14 |
杨秀峰;;谈高速数字系统中的信号完整性及实施方案[J];科技创新导报;2008年23期 |
15 |
陈瑞;;高速数字系统设计中信号完整性研究[J];科技信息;2009年25期 |
16 |
孔令媛;;浅析高速数字电路中的信号完整性[J];黑龙江科技信息;2009年34期 |
17 |
;IDT推出为6G SAS/SATA优化的业界首款高性能中继器[J];电子与电脑;2010年01期 |
18 |
孙继业
,赵亦工;高速数字系统印刷电路板的设计要点[J];电子工程师;2001年12期 |
19 |
王晓东,杨功立,刘春红;高速时钟电路设计[J];应用科技;2003年12期 |
20 |
冯志宇;高速PCB设计中的信号完整性和传输延时分析[J];天中学刊;2004年02期 |
|