面向扩频通信的粗粒度可重构阵列电路研究

【摘要】： 随着可编程逻辑器件的快速发展,可编程逻辑器件以其较好的灵活性及通用性迅速成为一种新的硬件实现方案,弥补了通用处理器(GPP)和ASIC两者不能兼顾灵活性和通用性的不足,极大地提高了电路运算速度和灵活性,可重构硬件得到了迅猛发展。目前面向特定应用领域的可重构硬件系统研究是研究热点之一。本文研究了面向扩频通信的粗粒度可重构阵列电路设计,论文的主要研究工作包括: (1)分析了目前可重构计算体系结构研究中存在的问题,并结合扩频通信中常用算法的特点,给出了面向扩频通信的可重构细胞电路应具有的特点。 (2)设计了一种新的粗粒度可重构阵列电路系统架构,介绍了阵列电路中细胞(CELL)的详细结构及细胞内部模块的设计方案,介绍了互连资源结构及其配置位的设计方案,根据阵列电路的结构特点设计了一种电路配置控制单元,采用分割阵列电路配置信息的方法,将细胞及周边模块的配置信息独立存储并进行配置,缩小了整个阵列电路的重构时间。 (3)设计了一种新的线性反馈移位寄存器结构,在传统线性反馈移位寄存器的基础上加入寄存器组,提高了伪随机序列的产生速度。 (4)对阵列电路的细胞(CELL)、互连资源、配置控制单元进行了仿真分析,并在阵列电路上实现了直接序列扩频、四阶FIR滤波器及伪码捕获的映射,实验结果证明了阵列电路的正确性和可行性。