基于先进加密标准（AES）算法的加密芯片设计

【摘要】：随着近年来信息产业的发展及对网络传输数据安全性的考虑，保障网络信息安全的加密产品具有广泛的应用前景。本课题的工作主要是对基于AES加密算法的加密芯片进行研究和设计实现。 本文首先介绍了先进加密标准算法的原理，该算法将安全、高效、使用的方便性和灵活性集于一体，具有硬件实现简单的特性。然后是针对AES算法加密解密模块的ASIC设计。在设计的过程中，完成了整体的结构划分及各部分功能定义，使用Verilog HDL硬件描述语言进行了电路的RTL级描述，并使用Cadence公司的Verilog-XL仿真器完成了软件平台上的功能仿真，实现了采用128比特密钥的数据加密解密的逻辑功能。基于Altera公司的APEX 20K系列芯片，使用Synplifv和Quartus 2.1平台进行了FPGA综合和布局布线，进行了时序仿真。仿真的结果达到了设计要求，表明设计是正确的。