收藏本站
收藏 | 手机打开
二维码
手机客户端打开本文

基于APB总线的通用PWM核设计与实现

吴胜龙  
【摘要】: 为了满足电力电子中马达及电能变频控制SoC芯片集成三相脉冲宽度调制(PWM)信号发生器的需求,本设计为SoC设计者提供了基于ASIC设计的三相PWM IP核。本文介绍了基于APB总线的通用PWM核全流程设计与实现,包括PWM核的前端RTL级设计、逻辑综合、可测性设计、物理设计以及对整个IP核的验证。 首先,作者介绍了AMBA2.0 APB总线规范,在此基础上提出了PWM核的构架与算法,实现了功能定义和模块划分,提出了PWM核中关键模块的设计,包括:周期计数模块、时移计数模块、死区插入模块以及中断产生模块,同时介绍了PWM核的应用方式。接着,阐述了PWM核逻辑综合和可测性设计的步骤、关键技术以及分析结果。然后,介绍了PWM核的物理设计,主要包括:布局规划、布局、时钟树综合及布线,并给出了相应的步骤、实现方法及结果分析。最后,给出了PWM核的验证结果,包括:功能仿真、时序仿真、静态时序分析以及形式验证。通过验证表明所设计的PWM核完全满足设计规范的要求,并最终实现了时序收敛。 本设计采用自顶向下的设计方法,其实现是基于Synopsys公司提供的全系列ASIC设计工具,采用Verilog硬件描述语言实现了PWM核RTL级的描述,使用Design Compiler完成逻辑综合,采用DFT Compier进行可测性设计,使用ICCompiler进行物理设计,运用VCS工具及其提供的VIP进行逻辑功能与时序的仿真验证,采用PrimeTime进行静态时序分析,运用Formality完成形式验证。 文章的主要贡献在于提供了一个完整的PWM核的全流程设计方案,解决了PWM核全流程设计中涉及到诸多技术难点,如:时移计数模块的RTL级设计;死区模块的插入算法设计;PWM硬核的布局规划等。本款PWM核除了应用于三相控制之外,还可以通过合理地修改或寄存器配置用于单相控制,并且可通过Building Blocks方法构建任意路PWM信号发生器,体现出核应用的灵活性及高度的可配置性等特点。本设计的目的是为设计者提供功能满足要求、加快设计进度、运行性能卓越的PWM软核、固核及硬核。


知网文化
【相似文献】
中国期刊全文数据库 前20条
1 马琪,李海军,王利兴;一种加载缓冲器的有界偏差平面时钟布线算法[J];微电子学;2005年02期
2 Rabby Xiao;Yang Zhang;Tommy Liu;;40纳米500MHz DSP核心的时钟设计与分析[J];中国电子商情(基础电子);2010年09期
3 康军,黄克勤,张嗣忠;同步电路设计中CLOCK SKEW的分析[J];电子器件;2002年04期
4 徐如淏,李宇飞,胡嘉圣;基于时钟控制的低功耗电路设计[J];计算机工程;2005年04期
5 邓博仁,王金城,金西;基于深亚微米下时钟树算法优化的研究[J];半导体技术;2005年10期
6 赵萌,蔡懿慈,洪先龙,刘毅;合理偏差驱动的时钟线网构造及优化[J];半导体学报;2003年04期
7 张斌;蒋晶鑫;周刚;;基于Silicon Ensemble的布局布线技术研究[J];微处理机;2007年06期
8 罗钢;曾献君;;超大规模集成电路的时钟偏斜及其补偿技术[J];制造业自动化;2011年06期
9 ;基站射频卡时钟树研究与设计[J];金卡工程;2011年06期
10 李海军,严晓浪,马琪;一种有效的VLSI平面时钟布线算法[J];电路与系统学报;2003年04期
11 殷瑞祥,郭镕,陈敏;同步数字集成电路设计中的时钟树分析[J];华南理工大学学报(自然科学版);2005年06期
12 李芝燕,严晓浪;一种有效的变线宽时钟布线算法[J];微电子学;1999年03期
13 常晓涛;张志敏;王鑫;;基于时钟树功耗预提取的SoC功耗估计方法[J];计算机工程;2006年01期
14 田素雷;张勇;张磊;曹纯;;基于门控时钟技术的IC低功耗设计[J];无线电工程;2010年05期
15 曹海涛;郑建宏;;ASIC设计中时钟偏移分析[J];电子与封装;2006年05期
16 ;Renesas科技采用网状方式设计低功耗LSI时钟[J];电子设计技术;2003年11期
17 吕冬明;张培勇;严晓浪;郑丹丹;何仙娥;;新型时延可控时钟网络驱动器及其应用[J];浙江大学学报(工学版);2008年08期
18 张慧娟;;时钟市场挑战加剧,安森美丰富方案从容应对[J];世界电子元器件;2008年12期
19 朱志东;邹月娴;陶阁;;一种宽带高性能TIADC时钟发生器[J];数据采集与处理;2009年S1期
20 王栋;徐睿;罗静;;ASIC电路中时钟驱动的抗单粒子加固[J];电子与封装;2011年06期
中国重要会议论文全文数据库 前3条
1 石柱;赵振宇;蒋江;曾艳飞;;40nm工艺下Mesh结构的时钟设计[A];第十五届计算机工程与工艺年会暨第一届微处理器技术论坛论文集(A辑)[C];2011年
2 钱伟康;虞菁;郭强;;基于SPARTAN3E-FPGA的多重数字时钟源的拓扑[A];全国第一届嵌入式技术联合学术会议论文集[C];2006年
3 西西志华;袁秋香;赵振宇;马卓;张民选;;一种具有扫描功能和超低建立时间的40nm门控时钟电路[A];第十五届计算机工程与工艺年会暨第一届微处理器技术论坛论文集(A辑)[C];2011年
中国博士学位论文全文数据库 前4条
1 吕冬明;基于自主嵌入式处理器的半自定制物理设计方法研究[D];浙江大学;2009年
2 蔡懿慈;极大规模集成电路全局互连线设计与优化算法研究[D];中国科学技术大学;2007年
3 吴明森;无线传感网中CDMA基带处理器的研究及实现[D];中国科学院研究生院(上海微系统与信息技术研究所);2007年
4 刘大为;性能驱动的力指向布局算法研究[D];清华大学;2011年
中国硕士学位论文全文数据库 前10条
1 王永亮;基于TheGuide的时钟树综合技术研究[D];安徽大学;2014年
2 陈志群;先进视频解码处理芯片后端研究和实现[D];复旦大学;2010年
3 李磊;深亚微米高性能数字ASIC芯片的后端设计[D];电子科技大学;2007年
4 刘军;X微处理器时钟系统研究与实现[D];国防科学技术大学;2005年
5 马永飞;微处理器片内互连的设计优化与分析[D];国防科学技术大学;2005年
6 许丹;高速CMOS数字图像系统设计研究[D];西安工业大学;2007年
7 唐佳廉;多媒体解调芯片的扫描设计与物理实现[D];西安电子科技大学;2008年
8 高腾飞;异步串口通信模块硬IP核的设计与验证[D];电子科技大学;2007年
9 郭慧晶;无线接入SOC芯片的低功耗物理设计[D];厦门大学;2007年
10 邢虹;FPGA位流生成及其压缩[D];复旦大学;2008年
中国重要报纸全文数据库 前2条
1 杭州国芯科技有限公司副总经理兼首席技术官 黄智杰;FPGA:数字电视SoC设计验证好帮手[N];中国电子报;2009年
2 华大九天总经理 刘伟平;大力发展国产EDA特色工具[N];中国电子报;2011年
中国知网广告投放
 快捷付款方式  订购知网充值卡  订购热线  帮助中心
  • 400-819-9993
  • 010-62982499
  • 010-62783978