一种基于超薄外延工艺的新型LDMOS设计

【摘要】：依托于国家科技重大项目“汽车电子新型节能芯片工艺研发及产品公共服务平台建设”,本文设计了一种基于超薄外延技术的双扩散新型D-RESURF LDMOS,器件实现是基于一条应用于700V功率器件的高压BCD工艺平台,该平台是与华润上华工艺厂合作开发完成。本文所设计的LDMOS被集成在一款AC-DC单片式电源管理芯片上,要求在700V高耐压状态下实现AC-DC转换,保证电压维持5V左右的恒压输出。本文研究内容主要包括: 一、在全新的高压BCD工艺平台上,利用MEDICI、Tsuprem4等仿真软件模拟工艺平台的工艺流程。设计了新型LDMOS器件的初级模型,确定了器件模型的漂移区和降场层的长度以及注入剂量范围,仿真验证体区浓度与阈值电压的关系。 二、根据已得模型的仿真数据结果,在D-RESURF LDMOS的降场层上应用VLD技术改善了表面电场的分布。在漂移区的设计上采用双阱注入技术,改变了体内与表面的N型杂质浓度分布,实现了反向击穿电压达到700V的同时,器件比导通电阻降为33?·mm2。在对双扩散新型D-RESURF LDMOS的结构进行最优化设计之后,对高压采样管sensorFET和中低压器件进行了联合仿真,得到芯片其他器件的仿真结构和注入剂量。 三、根据AC/DC开关电源芯片的设计要求,建立了一条兼容700v高压DMOS/40v中压MOS/5v低压CMOS器件的BCD工艺平台。该工艺可实现掩膜版层次少,器件兼容性高,工艺容差大等优化设计目标。新的工艺线可以满足在厚度为4.5μm的超薄外延层上开发耐压为700V以上功率器件的开关电源芯片。同时在CADENCE环境下根据工艺厂提供的版图设计规则,完成了高压LDMOS与sensorFET器件的器件版图设计;器件整体采用源端外包漏端结构,为改善器件的结终端耐压特性,在版图结构的弯曲处采用了漏端外包源端结构。