收藏本站
收藏 | 手机打开
二维码
手机客户端打开本文

算术运算电路的通路时延故障测试

杨德才  
【摘要】: 本文研究了算术运算电路的通路时延故障测试。半导体技术的高速发展使得电路集成度和运行速率大增,相应的时延故障测试需求也变得越来越迫切。算术运算电路包含加法器、乘法器等,在信号处理等领域中应用极为广泛。过去对这类电路的故障测试集中于呆滞型故障,对其时延故障的测试少有报道。由于算术运算电路性能要求高,对系统的可靠性要求苛刻,时延故障的存在不但影响系统的运行性能,甚至成为致命的隐患。这类电路的高度集成和高速运行更易导致时延故障的出现。因此,开展对算术运算电路时延故障的测试研究意义重大。 本论文主要研究了时延故障测试序列生成器的算法原理、加法器、乘法器以及模块化算术运算电路的通路时延故障测试等内容。 本文的主要研究成果和创新之处体现在: 1.研究了时延故障测试序列生成器算法原理及硬件实现。由于算术运算电路中有大量累加器的存在,如果通过对这种已有器件复用设计使其同时能实现测试序列生成的功能,不仅可以降低硬件开销,而且对其性能影响降至最低,这特别适合于内部结构已被高度优化的、硬件空间资源极其宝贵的算术运算电路。本文研究了算法原理及硬件实现并与相关研究结果作比较,表明该方案具有更低的硬件成本和时间开销。 2.研究了加法器的通路时延故障测试。考虑到条件和加法器及并行前置树型加法器具有高效的进位传递机制和具有高度规则的结构,且在算术运算电路中广泛采用,因此本文着重对这两类加法器进行研究。 对条件和加法器电路结构的可测性分析表明,原有结构无法实现通路的完全可测和难以实现高效的并行测试。本文在其电路结构特点分析基础上研究了一种可测性设计,使得其所有通路都能实现单通路可敏化这一最严格的时延故障测试条件,同时研究了最大可能性的并行测试。这样的方案具有硬件成本低和测试向量少的优点。在此基础上,进一步研究了一种学习策略的方法,实现了任意位数条件和加法器通路时延故障的测试向量生成,有效地解决了这类电路通路时延故障测试问题。 通过对并行前置树型加法器的通路作可测性分析,结果表明其所有通路都能实现单通路可敏化测试。在此基础上研究了基于通路选择的测试方法,选择一组基本通路进行测试而不必对所有通路进行测试。这样,减少了测试时间,提高了测试效率。 3.研究了乘法器的通路时延故障测试。通过通路时延故障的可测性分析及关键通路敏化问题的研究,设计了采用累加器构成单跳变测试序列生成的通路时延故障内建自测试测试方案。这种单跳变序列比多跳变序列更具有通路时延故障测试的强健性。本文方案在测试故障覆盖率和测试向量数之间做到了良好的兼顾,仿真结果表明这样的方法具有硬件成本低、测试序列少且又具有较高的故障覆盖率的优点。 4.研究了模块化算术运算电路的通路时延故障测试。针对当今算术运算电路具有层次化、模块化的结构设计特点,本文以通路时延故障模型为基础,研究了采用布尔可满足性的层次化通路和模块化功能的时延故障测试方法。在实现过程中采用了高效的优化方法,使得这样的方案特别适合于具有模块化、规则化结构的算术运算电路,与相关结果比较表明减少测试耗时效果显著。


知网文化
【相似文献】
中国期刊全文数据库 前20条
1 杨德才;陈光(礻禹);谢永乐;;进位保留阵列乘法器的一种内建自测试[J];电子科技大学学报;2007年04期
2 邢万;俞珍传;贺磊;陆锋;;8位RISC_CPU可测性设计[J];微计算机信息;2009年05期
3 王宗青,徐拾义;基于软件内建自测试模板内容的研究[J];计算机应用研究;2004年09期
4 江海航;;FPGA可测性设计研究[J];舰船电子工程;2009年01期
5 朱恒静,张卓;用可测性设计的方法设计PLA[J];电子产品可靠性与环境试验;2001年01期
6 张哲,胡晨,王学香,时龙兴;基于双模式LFSR的低功耗BIST结构(英文)[J];电子器件;2004年04期
7 金志刚;罗岚;胡晨;;SoC可测性设计中的几个问题[J];现代电子技术;2006年05期
8 邱航;王成华;;基于内建自测试的伪随机测试向量生成方法[J];淮阴师范学院学报(自然科学版);2006年03期
9 谢志远;杨兴;胡正伟;;基于BIST的编译码器IP核测试[J];国外电子元器件;2008年01期
10 徐国强,王玉艳,马鹏,章建雄;基于微处理器的可测性设计[J];计算机工程;2002年09期
11 刘峰;大规模集成电路可测性设计及其应用策略[J];电子工艺技术;2005年05期
12 刘峰;梁勇强;;大规模集成电路可测性设计及其应用策略[J];玉林师范学院学报;2005年05期
13 马少霞;孟晓风;钟波;;基于边界扫描技术的测试系统设计[J];电子技术应用;2006年01期
14 张松;魏敬和;董玲;于宗光;须文波;薛忠杰;;定点DSP芯片的一种BIST结构设计与实现[J];江南大学学报(自然科学版);2006年05期
15 王滨;;集成芯片的可测性设计技术[J];电子技术;2009年01期
16 杨德才;谢永乐;陈光;;VLSI流水化格型数字滤波器的内建自测试[J];电子学报;2007年11期
17 杨德才;谢永乐;陈光;;FFT处理器的一种扫描内建自测试方案[J];仪器仪表学报;2008年02期
18 李文,徐拾义,毕洪山;软件内建自测试中测试点的设置及个数的研究[J];计算机工程;2005年13期
19 居水荣,滕青;数字调谐系统芯片DTS0614的可测性设计[J];半导体技术;2002年09期
20 刘建军;刘伟;康跃明;;一种新型低峰值功耗的BIST设计研究[J];电子与封装;2007年09期
中国重要会议论文全文数据库 前10条
1 雷加;刘伟;;模数混合信号的可测性设计方法研究[A];中国仪器仪表学会第九届青年学术会议论文集[C];2007年
2 刘建军;刘伟;康跃明;;一种新型低峰值功耗的BIST设计研究[A];2007'中国仪器仪表与测控技术交流大会论文集(二)[C];2007年
3 钟治平;徐拾义;;程序插装技术在软件内建自测试中的应用[A];第十届全国容错计算学术会议论文集[C];2003年
4 周敏;李少青;;CPU测试结构的设计和实现[A];第三届中国测试学术会议论文集[C];2004年
5 朱彦卿;何怡刚;阳辉;刘美容;王玺;;一种高速ADC静态参数的内建自测试结构[A];第四届中国测试学术会议论文集[C];2006年
6 王颖;陈禾;;FFT处理器的内建自测试方法研究[A];2006北京地区高校研究生学术交流会——通信与信息技术会议论文集(上)[C];2006年
7 崔伟;冯建华;;一种基于Loopback结构的RFIC内建自测试方法[A];第十四届全国容错计算学术会议(CFTC'2011)论文集[C];2011年
8 魏淑华;侯明金;;SoC中混合信号测试与可测性设计研究[A];第六届中国测试学术会议论文集[C];2010年
9 杨虹;吕坤颐;陈柘宇;侯华敏;;集成电路可测性设计[A];2010通信理论与技术新发展——第十五届全国青年通信学术会议论文集(上册)[C];2010年
10 刘杰;梁华国;;基于末端倒置的PLA可测性设计[A];全国第13届计算机辅助设计与图形学(CAD/CG)学术会议论文集[C];2004年
中国博士学位论文全文数据库 前10条
1 杨德才;算术运算电路的通路时延故障测试[D];电子科技大学;2008年
2 肖继学;基于累加器的DSP数据通路的内建自测试技术的研究[D];电子科技大学;2007年
3 徐磊;基于SOC架构的可测性设计方法学研究[D];清华大学;2002年
4 李杰;低功耗内建自测试(BIST)设计技术的研究[D];东南大学;2004年
5 孙秀斌;混合信号电路故障诊断的内建自测试(BIST)方法研究[D];电子科技大学;2004年
6 李锐;低功耗内建自测试设计方法研究[D];东南大学;2005年
7 朱敏;电子系统内建自测试技术研究[D];哈尔滨工业大学;2010年
8 潘张鑫;或—符合逻辑系统的可测性设计与测试[D];浙江大学;2007年
9 郑德春;DSP可测性、测试方法和平台的研究[D];浙江大学;2005年
10 蒋荣华;基于粒子群算法的电子系统可测性研究[D];电子科技大学;2009年
中国硕士学位论文全文数据库 前10条
1 周虎;基于功能测试的数模混合BIST设计[D];桂林电子科技大学;2008年
2 杨兴;FFT IP核设计及其可测性设计的研究[D];华北电力大学(河北);2009年
3 赵琼;32位RISC CPU运算模块的设计及可测性设计[D];湖南大学;2006年
4 胡晓宇;液晶驱动控制芯片可测性设计方法学研究[D];华中科技大学;2005年
5 董方元;寄存器文件的可测性设计与实现[D];复旦大学;2011年
6 高树静;嵌入式微处理器可测性设计研究与实现[D];青岛大学;2003年
7 孟庆;SOC设计中IP核的测试方法与应用[D];浙江大学;2004年
8 金志刚;Garfield芯片的可测性设计及测试生成[D];东南大学;2006年
9 谢永明;SoC中部分扫描结构可测性设计技术研究[D];东南大学;2005年
10 欧阳雄;一种由被测电路自己施加测试矢量的BIST方法研究[D];湖南大学;2008年
中国重要报纸全文数据库 前10条
1 王忠诚;海信大中华背投彩电电路解读与检修[N];电子报;2007年
2 北京自动测试技术研究所 张东 张生文;IC测试业:向产业化迈进[N];中国电子报;2003年
3 四川 田凯 刘泽梅;消除扬声器失真的电路[N];电子报;2000年
4 记者 金振蓉;自主知识产权CPU测试系统芯片问世[N];光明日报;2003年
5 王龙;揭密下一代超级计算芯片[N];中国计算机报;2003年
6 中科院计算技术研究所 张志敏;SoC引领嵌入式系统发展[N];计算机世界;2004年
7 本版编辑 北京自动测试技术研究所所长 张东 肖钢;测试业:主体已形成 品种待丰富[N];中国电子报;2006年
8 诸玲珍;安捷伦测试:与SOC同行[N];中国电子报;2003年
9 江苏 周杨;自制2.1声道多媒体音响系统[N];电子报;2003年
10 成都 康鸿;DDS技术的正弦波发生器[N];电子报;2007年
 快捷付款方式  订购知网充值卡  订购热线  帮助中心
  • 400-819-9993
  • 010-62982499
  • 010-62783978