改进的离散余弦反变换迭代算法研究与音频DSP核设计

【摘要】： 改进的离散余弦反变换(IMDCT)是音频解码中的关键技术,其计算复杂并对音频解码的实时性有显著影响。IMDCT迭代算法具有适用范围广、适合超大规模集成电路并行实现等优点,受到学术界的广泛关注。本文提出了三种新的IMDCT迭代算法,设计并验证了相应的IMDCT硬件加速器结构。与传统的IMDCT迭代算法相比,三种新算法的计算效率有明显提高。为了准确评估新的IMDCT迭代算法的计算效率和深入研究基于音频DSP核的音频解码技术,本文设计了一个24位音频DSP核,并通过AC-3实时解码实验对其进行了验证。 通过对IMDCT迭代算法的渐进研究,多次对IMDCT迭代算法及其硬件加速器结构进行改进,并把最终得到的高效IMDCT迭代算法和高精度硬件加速器应用于5.1声道的AC-3实时解码。本文的主要工作包括: (1)提出了一种新的基于IV型离散余弦变换/IV型离散正弦变换(DCT-IV/DST-IV,type-IV discrete cosine transform/type-IV discrete sine transform)分解的IMDCT快速算法(为了表述方便,以下称之为第一种IMDCT迭代算法),并给出了相应的IMDCT硬件加速器迭代结构。与两种已报道的IMDCT迭代算法相比,本文提出的第一种IMDCT迭代算法具有更高的计算效率,而且相应的硬件加速器结构更简单。实验结果表明:采用本文提出的第一种IMDCT迭代算法和相应的硬件加速器,计算512点IMDCT所需的时间比已报道的高效IMDCT迭代算法的计算时间减少了38%。 (2)为了节省硬件资源,本文提出了一种精简的IMDCT硬件加速器结构。根据本文提出的第一种IMDCT迭代算法,IMDCT的计算被转化为DCT-IV/DST-IV的计算。通过由DST-IV到DCT-IV的变换,DCT-IV/DST-IV变为了DCT-IV/DCT-IV的形式。为了简化IMDCT硬件加速器的结构,在硬件加速器中采用了一种占用资源少的DCT-IV迭代结构;通过改变与IMDCT计算有关的窗函数,进一步简化了IMDCT硬件加速器的结构。与第一种IMDCT迭代算法的硬件加速器结构相比,精简的的硬件加速器结构减少了2个乘法器和2个锁存器。 (3)提出了一种混合IMDCT快速算法及其硬件加速器迭代结构。该算法源自本文提出的第一种IMDCT迭代算法,并吸收了已报道的高效IMDCT迭代算法计算时延小的优点。通过结合两种IMDCT迭代算法并对计算项进行重组,得到适合资源共享、复用的IMDCT计算形式。实验结果表明:本文提出的这种混合IMDCT快速算法与本文提出的第一种迭代算法以及已报道的高效迭代算法相比,计算512点IMDCT需要的时间分别减少了20%和51%。与两种对比算法所对应的硬件加速器相比,混合IMDCT快速算法(为了表述方便,以下称之为第二种IMDCT迭代算法)所对应的硬件加速器的硬件资源分别减少了24%和48%。 (4)提出了一种可以进行多重分解的IMDCT快速算法和一个高计算精度的硬件加速器结构。基于多重分解的思想,对本文提出的第一种IMDCT迭代算法进行修改,用一种新的分解方式获得4对N/16点的DCT-IV/DST-IV。给出了多重分解的一般规律,并对多重分解算法的计算复杂度进行了评估。此外,为IMDCT多重分解算法设计了高计算精度的硬件加速器。实验结果表明:与本文提出的前两种迭代算法以及已报道的高效IMDCT迭代算法相比,基于IMDCT多重分解算法和相应的硬件加速器,计算512点IMDCT所需的时间分别减少了11%,29%和56%。仿真结果表明:采用IMDCT多重分解算法和相应的硬件加速器进行IMDCT计算能满足AC-3的C级解码器信噪比要求。 (5)设计了一个24位音频DSP核,并以AC-3实时解码实验对其进行FPGA原型验证。为了实现5.1声道的AC-3的实时解码,采用了多重分解的IMDCT迭代算法、Goldschmidt除法算法等优化算法,并为音频DSP核设计了IMDCT硬件加速器、码流分解模块等硬件加速模块。实验结果表明:该音频DSP核能用33MHz的时钟频率实现AC-3音频(5.1声道、采样率48KHz、码率448Kbps)的实时解码,接近于高性能DSP(TMS320C62x)解码AC-3所用的29MHz时钟频率。面向AC-3解码对音频DSP核的性价比评估表明:为音频DSP核增添硬件加速模块后,其性价比提高了近3倍。以AC-3的浮点解码结果为标准,分别计算专业的AC-3音频处理工具AC3Tools Pro解码所得结果的信噪比和基于本文的音频DSP核解码所得结果的信噪比。对比5段解码数据表明:基于本文的音频DSP核的解码信噪比比AC3Tools Pro的解码信噪比高1.91-13.9dB。