收藏本站
收藏 | 论文排版

32位浮点加法器的优化设计

高海霞  
【摘要】: 浮点加法器是构成CPU的基本部件之一,其性能优劣将直接影响CPU浮点处理能力。本文首先分析讨论了浮点加法理论,并在此基础上设计出一种新的更合理的算法结构。着重研究了整数加法器、移位器、先导零预测逻辑等浮点加法器关键部件的优化设计。其次,探讨了CMOS数字电路的优化设计技术,在保证浮点加法器性能的基础上,对浮点加法器电路进行了优化设计。最后,对所设计电路进行了仿真测试。测试结果表明,所设计的浮点加法器无论从功能上还是性能上讲,都能满足设计要求。


知网文化
【相似文献】
中国期刊全文数据库 前8条
1 龚雪春,孙衍吉,陈旭华;一种用浮点除实现整除的方法[J];国防科技大学学报;1996年04期
2 ;计算机界动态[J];微电脑世界;1995年02期
3 苏伯珙;微代码全局压缩的实现及初步评价[J];小型微型计算机系统;1984年03期
4 王扬;;Transputer性能的测试比较[J];计算机仿真;1990年01期
5 ;高速浮点处理器[J];计算机工程与应用;1983年03期
6 丁士元,苏伯琪,郭锐;采用专家系统技术的微代码全局压缩实现研究[J];计算机工程与应用;1986年09期
7 苏伯珙,丁士元,金兰;微代码全局压缩的改进型路径调度法及其实现[J];计算机学报;1986年03期
8 王迎春,高德远,樊晓桠,牟澄宇;NRS FPU中浮点乘、除运算的合并设计[J];计算机研究与发展;2000年03期
中国硕士学位论文全文数据库 前2条
1 谢启华;高性能微处理器中浮点融合乘加部件的设计与实现[D];国防科学技术大学;2013年
2 赵齐;64位RISC流核心主流水线的设计及优化[D];国防科学技术大学;2012年
 快捷付款方式  订购知网充值卡  订购热线  帮助中心
  • 400-819-9993
  • 010-62982499
  • 010-62783978