收藏本站
收藏 | 论文排版

支持并行整数乘的双通路浮点融合乘加结构的研究与实现

凌智强  
【摘要】: 浮点融合乘加将浮点乘法和浮点加法看成不可分的一个操作,不对中间结果进行舍入,提高了计算的精度,降低了延迟,减小了实现的代价。在索引表的辅助下,浮点乘加可以实现所有的浮点基本操作,已成为支持浮点系统的高性能处理器的关键部件。 随着多媒体技术的兴起,并行处理,一种单指令多数据(SIMD)的方式对乘法器提出了更高的要求。 本文以双通路浮点融合乘加结构为基础,为支持并行整数乘法而设计实现了一个新的浮点融合乘加部件。 本文在以下方面作了深入的研究: 1.设计实现了一种新型的双通路浮点融合乘加体系结构。浮点融合乘加算法复杂,逻辑实现延迟长。本文设计的浮点融合乘加部件使得单独的浮点加法指令和浮点融合乘加指令不再共享一条流水线,从而相对浮点融合乘加指令减少3个流水周期。 2.并行整数乘法器的设计与优化。本文的设计使用了“分割共享”方法实现的多精度定点向量乘加部件能够进行一个64×64,两个32×32,四个16×16或者八个8×8的有符号或无符号乘法运算,并且在硬件设计上本质上和标量乘法器相同。 3.前导零预测算法的改进。在浮点加法器和浮点融合乘加部件中都需要使用前导零预测部件,但在研究中发现应用最为广泛的并行修正前导零算法中存在着明显的设计错误,在此基础上提出了修正的方法,并证明了该修正方法的正确性及有效性。 4.设计验证与测试:整个设计通过了IEEE CC754标准测试向量,各指令的特殊操作数,边界数据和精心遴选的随机数据组合测试向量的测试,还进行了行为级描述与RTL级描述的一致性验证,保证了验证的充分性、设计的正确性。 5. IP核设计:本文完成软IP核设计,包括行为级模型、高覆盖率的测试向量集、高性能的可综合硬件代码。 本文对所设计的双精度乘加部件进行了综合和优化,在浮点乘加和并行整数乘法分成9个流水站,浮点加法分成6个流水站的情况下,综合结果表明其频率能达到500MHZ以上,满足X处理器设计的要求。


知网文化
【相似文献】
中国期刊全文数据库 前8条
1 龚雪春,孙衍吉,陈旭华;一种用浮点除实现整除的方法[J];国防科技大学学报;1996年04期
2 ;计算机界动态[J];微电脑世界;1995年02期
3 苏伯珙;微代码全局压缩的实现及初步评价[J];小型微型计算机系统;1984年03期
4 王扬;;Transputer性能的测试比较[J];计算机仿真;1990年01期
5 ;高速浮点处理器[J];计算机工程与应用;1983年03期
6 丁士元,苏伯琪,郭锐;采用专家系统技术的微代码全局压缩实现研究[J];计算机工程与应用;1986年09期
7 苏伯珙,丁士元,金兰;微代码全局压缩的改进型路径调度法及其实现[J];计算机学报;1986年03期
8 王迎春,高德远,樊晓桠,牟澄宇;NRS FPU中浮点乘、除运算的合并设计[J];计算机研究与发展;2000年03期
中国硕士学位论文全文数据库 前1条
1 赵齐;64位RISC流核心主流水线的设计及优化[D];国防科学技术大学;2012年
 快捷付款方式  订购知网充值卡  订购热线  帮助中心
  • 400-819-9993
  • 010-62982499
  • 010-62783978